Симулатор за дефекти на ниво транзистор за цифрови схеми AMS и не сканиране

Chris Urmson: How a driverless car sees the road (Юли 2019).

$config[ads_text] not found
Anonim


Намирането на проблем с вашия прототип на борда е достатъчно лошо, но когато бъгът е в най-новата ви IC шедьовър, знаете, че ще бъде лош ден. Главите могат да се търкалят.
Проверката на дизайна на цифрови интегрални схеми е цялостна професия за себе си и Tessent DefectSim на Mentor работи, за да донесе подобна задълбоченост - не само за аналогови / AMS дизайни, но също и за части от вашата цифрова схема, които не са обхванати от сканираното тестване.
DefectSim използва схеми и оформление на схемата, за да помогне за генерирането на симулирани дефекти, като шорти, отваряне и обработка на варианти. Изчислява се вероятността от всеки дефект, като се ръководят потребителите в усилията на DFT и ATE. SPICE симулация време е значително намалена в сравнение с симулиране на всеки потенциален дефект.

Времето за тестване на блоковете на цифровите кръгове в интегралните схеми е намаляло значително през последните 20 години, благодарение на сканиращите инструменти за дизайн за изпитване (DFT), инструменти за генериране на автоматични тестове (ATPG) и компресия на сканиране. Тези технологии значително намалиха броя на тестовите вектори, прилагани от автоматичното тестово оборудване (ATE), като максимизираха покритието на широк спектър от видове дефекти. Но за аналогови схеми, времето за тестване едва ли е намаляло. DefectSim осигурява измерване на качеството на теста и пътища за подобряване, като същевременно намалява времето за изпитване и може да улесни спазването на изискванията за високи изисквания като ISO 26262.